Mimari alandaki en büyük devrimler her zaman bir isim değişikliği veya yeni bir soket ile gelmez. Bazen farkı yaratan, aynı alanda yer alan, şekli değiştirmeden bir çip içinde yeniden düzenlenen unsurlardır. Ve bu, Zen 6 ile ilgili son haftalarda ortaya çıkan en önemli sızıntılardan birinin doğrulanması halinde gerçekleşebilir. Burada bahsettiğimiz şey, frekanslar veya TDP değil, son yıllarda her Ryzen işlemcisinin kalbini tanımlayan unsurdur: chiplet.

AMD’nin modüler tasarımı yıllardır basit bir fikir etrafında dönüyor: her chiplet veya CCD, 32 MB paylaşılan L3 önbellek ile birlikte sekiz çekirdek içeriyor. Bu yapılandırma, Zen 2’den beri değişmeden kalmış olsa da, üretim düğümü, verimlilik ve iç mimari her iterasyonda iyileşmiştir. Ancak, yakın zamanda ortaya çıkan bir sızıntı, Zen 6'nın 2019'dan beri bu temel kuralı ilk kez bozabileceğini öne sürüyor.

Resmi olarak doğrulanmamış bilgilere göre, Zen 6'nın her CCD'si 12 çekirdek ve 48 MB L3 önbellek entegre edecek, mevcut 8 çekirdek ve 32 MB L3 yerine. En ilginç veri, bu %50'lik kapasite artışının chiplet'in fiziksel alanında önemli bir büyüme olmadan elde edileceği: Zen 5'in yaklaşık 71 mm² alanından Zen 6'da yaklaşık 76 mm²'ye çıkacak, bu da TSMC'nin N2 düğümünün (2 nm) kullanımı sayesinde mümkün olacak. Göreceli olarak, bu, önemli bir yoğunluk ve paylaşılan kaynak kazancı sağlarken, yüzey alanında %7'lik bir büyümeyi temsil ediyor.

Bu yoğunluk kazancının birkaç sonucu var. İlk olarak maliyet: Eğer bir CCD daha fazla çekirdek sunabiliyorsa ve çok fazla alan kaplamıyorsa, her wafer üzerindeki chiplet sayısı yüksek kalır, bu da her wafer'ın verimliliğini artırır ve üretim sırasında hataların olasılığını azaltır. İkinci olarak performans: Daha fazla çekirdek aynı yerel L3 önbelleği paylaştığında, gecikmeler azalır, bu da iki CCD'nin her birinin daha az çekirdeğe sahip olduğu bir yapılandırmaya göre, özellikle iletişime duyarlı paralel yüklerde avantaj sağlar.

Zen2 CCD: 2*4 Çekirdek 2*16 MB L3 TSMC N7 ~77 mm2

Zen3 CCD: 8 Çekirdek 32MB L3 TSMC N7 ~83 mm2

Zen4 CCD : 8 Çekirdek 32MB L3 TSMC N5 ~72 mm2

Zen5 CCD : 8 Çekirdek 32MB L3 TSMC N4 ~71 mm2

Zen6 CCD : 12 Çekirdek 48MB L3 TSMC N2 ~76 mm2

— HXL (@9550pro) 30 Ocak 2026

Geçmişe baktığımızda, bu sıçrama oldukça önemli olacaktır. Zen 2, 2×4 çekirdekli ve 32 MB L3 önbelleğe sahip chiplet tasarımını tanıttı ve alanı ~77 mm² idi. Zen 3, çekirdek ve önbellek sayısını korudu ve L3'e erişimi birleştirdi. Zen 4 ve Zen 5, 8 çekirdek ve 32 MB'ı koruyarak CCD boyutunu (Zen 4'te 72 mm², Zen 5'te 71 mm²) 5 ve 4 nm süreçleri ile optimize etti. Eğer bu sızıntı doğruysa, Zen 6 gerçekten chiplet başına içeriği artıracak ilk model olacak, fonksiyonunu ve AM5 ile uyumluluğunu değiştirmeden.

Ryzen serisi için pratik etkisi hemen hissedilebilir: Tek bir CCD, 8'den 12 çekirdeğe geçerken, çift CCD yapılandırması standart bir düzenlemede 24 çekirdek ve 96 MB L3 sunabilir. Buna yeni nesil 3D V-Cache kullanımı eklenebilir, bu sayede tek bir CCD 144 MB L3 önbelleğe ulaşabilir (48 MB temel + 96 MB yığılmış), ve iki CCD'li bir CPU 288 MB'a ulaşacaktır. Tüm bunlar AM5 ekosisteminden çıkmadan ve alışılmış topolojiyi değiştirmeden gerçekleşecektir.

Sızıntı, AMD'nin gelecekteki aileleri ile bağlantılı: masaüstü için Olympic Ridge ve dizüstü için Medusa Point, 2026 için planlanıyor. AMD'den CCD başına çekirdek sayısı veya kesin önbellek miktarı hakkında resmi bir onay yok, ancak şirketin yol haritası Zen 6'yı Zen 5'in bir evrimi olarak konumlandırıyor ve daha gelişmiş üretim teknolojilerine net bir geçiş sağlıyor. Eğer bu değişim gerçekleşirse, AMD'yi 10 veya 12 çekirdekli yapılandırmalara yönlendirmek için oldukça rekabetçi bir konuma getirecektir, maliyet veya karmaşıklık artırılmadan. Bu bilginin gerçeğe dönüşüp dönüşmeyeceğini bekleyip göreceğiz. Ancak eğer gerçekleşirse, Zen 6 sadece bir iterasyon olmayacak: AMD'nin tüm chiplet stratejisini destekleyen temel birimin ilk gerçek yeniden tasarımı olacaktır. Ve bu her yıl görülmez.

Kaynak